数字电子技术基础测试题及其答案.

数字电子技术基础测试题

测试题A

一、填空题

1.晶体管作为开关使用，是指它的工作状态处于（ ）状态和（ ）状态。 2.TTL逻辑门电路的典型高电平值是（ ）V，典型低电平值是（ ）V。 3.触发器的特点是（ ）和（ ）。 3.逻辑代数中的基本运算关系是（ ），（ ），（ ）。 4.采用总线结构，分时传输数据时，应选用（ ）门。 二、单项选题） 在下列各题中，将正确的答案填入括号内。 1.译码器辅以门电路后，更适用于实现多输出逻辑函数，因为它的每个输出为（ ）。 ①或项；②最小项；③与项之和；④最小项之和。 2.在图A.1所示的电路中，使输出YA的电路是（ ）。 A1=1 ① ② 图A.1 EN③ 3.接通电源电压就能输出矩形波形的电路是（ ）。 ①单稳态触发器；②施密特触发器；③D触发器；④多谐振荡器。 4.多谐振荡器（ ）。 ①有两个稳态；②有一个稳态；③没有稳态；④不能确定。 5.已知输入A、B和输出Y的波形如图A.2所示，则对应的逻辑门电路是（ ）。 ①或非门；②与门；③与非门；④异或门。 ABY图A.2 三、用代数法化简下列各题 1.YABACBCAC；2.YABABCDACBCD 四、用卡诺图化简下列逻辑函数（10分） 1.YABACBCCB；2.Y(A,B,C,D)m(0,2,3,7)d(4,6) A五、图A.3所示电路，已知输入波形，试画出输出波形。设触发器初态为Q=0。 1A≥1BYBY （1） 图A.3 ΔYA&YA1YA1≥1Y ④ ≥11DACPC1〉QCPAQ （2） 图A.3 六、分析A.4所示电路的逻辑功能，要求写出逻辑式并化简，列出真值表，画出用与非门实现的简化逻辑图。 CBA&≥1&Y&≥1 图A.4 七、设计一个3变量奇校验电路，当输入有奇数个1时，输出为1，否则输出为0.要求列出真值表，写出简化逻辑式，画出逻辑图。 八、用4位同步计数器CT74LS160（如图A.5所示）的同步置数功能，构成24进制计数器。 CTTCTPQ0Q1Q2Q3CT74LS160LD(1)COCTTCTPQ0Q1Q2Q3CT74LS160LD(2)COCP〉CRD0D1D2D3CP〉CRD0D1D2D3 图A.5 参： 一、1.饱和导通；截止。2.3.6V；0.3V。3.具有两个稳态；在输入信号作用下两个稳态可以相互转换。 4.与；或；非。5.三态门。 二、1.②；2.①；3.④；4.③；5.④。 三、1.【解】YABACBCACABACACABABA。 2.【解】YABABCDACBCDABACBCDABAC。 四、1.【解】卡诺图如图【解A4.1】，YABCBC。 2.【解】卡诺图如图【解A4.2】，YBC。 BCA0110001111111011BCA0001011111101 图【解A4.1】 1×× 图【解A4.2】 五、1.【解】YABAB，波形如图【解A5.1】。 2.【解】DAQnQn1DAQn(CP)，波形如图【解A5.2】。 ABYCPAQ 图【解A5.1】 图【解A5.2】 六、【解】①写出输出逻辑函数。Y(ABC)A(BC)ABCABAC ②化简和变换逻辑函数。 YABCABACABCABBCACABBCACABBCAC ③列真值表。如表【解A6】。 【解A6】真值表 输入 输出 AB&&C&A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 Y 0 0 0 1 0 1 1 1 Y& 图【解A6】

④画逻辑图。如图【解A6】。 七、【解】①分析设计要求，列真值表。设三变量分别为A、B、C，输出为Y。真值表如【解A7】。 ②化简和变换逻辑函数。YABCABCABCABCABC。 ③画逻辑图。如图【解A7】。

【解A7】真值表 输入 输出 A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 Y 0 1 1 0 1 0 0 1 AB= 1= 1Y C 图A7

Q2Q1Q0Q3Q2Q1Q000100011。 八、【解】①写出S241S23的各位和十位的二进制代码S23Q3Q1Q0。 ②写出反馈置数函数LDQ1③画逻辑图。如图【解A8】。 &1CPCTTCTPQ0Q1Q2Q3CT74LS160(1)LDD0D1D2D3COCTTCTPQ'0Q'1Q'2Q'3CT74LS160(2)LDD0D1D2D3CO〉CR〉CR 图【解A8】

测试题B 一、填空题 1.十进制数513对应的二进制数（ ），对应的8421BCD码是（ ），对应的十六进制数是（ ）。

2.拉电流负载是门电路输出为（ ）电平时的负载，灌电流负载是门电路输出为（ ）电平时的负载。

3.CMOS门电路的闲置输入端不能（ ），对于与门应当接到（ ）电平，对于或门应当接到（ ）电平。

4.施密特触发器有（ ）个阈值电压，分别称作（ ）和（ ）。 5.JK触发器的特性方程为（ ）。 二、单项选题

A 1在下列各题中，将正确的答案填入括号内。 &Y1.在图B.1所示电路，使输出Y=1的A、B取值有（ ）。 ①1种；②2种；③3种；④4种。 1B2.下列电路中，属于时序逻辑电路的是（ ）。 ①编码器；②译码器；③数据选择器；④计数器。 图B.1 3.能将正弦信号转换成矩形脉冲信号的电路是（ ）。 ①多谐振荡器；②施密特触发器； CP③D/A转换器；④JK触发器。 ①Q4.可用于总线结构，分时传输的门电路是1D②CP（ ）。 QC1〉③ ①异或门；②同或门；③OC门；④三态门。 ④0 5.电路和波形如图B.2所示，正确的输出波形是（ ）。 图B.2 三、化简下列函数，方法不限。 1.YACABCBCABC

2. Y(A,B,C,D)m(0,1,3,4,5,8,9,10,14)d(2,11,12)

真值表B.1

四、数据表B.1所示真值表写出最简与非表达式，并画出逻辑图。

A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 Y 1 × 0 × 0 × 1 × 五、已知图B.3所示电路AB端波形，试画出输出端Y的波形。 1A&≥1YABY1B 图B.3 六、设计一个二输出逻辑电路，它的输入信号是8421BCD码，它的输出定义为： Y1： 输入的数字量能被4整除时，输出为1；Y2： 输入的数字量为奇数时，输出为1。要求：列出Y1、Y2的真值表；用4线-10线BCD译码器辅以门电路实现其逻辑功能。（设译码器输出高电平有效，CT0时，译码器工作。其逻辑示意图见图B.4）。 Y0Y1Y2Y3Y4Y5Y6Y7Y8Y9CT4 线-10 线 译 码 器ABCD 图B.4 七、分析图B.5所示组合逻辑电路的逻辑功能。 （1）写出逻辑式；（2）列出真值表；（3）说明逻辑功能。 Vcc&RAB&Y& 图B.5 八、分析图B.6所示电路是几进制计数器。（图中集成计数器为具有异步清零的8421BCD码计数器。 &CPQ0Q1Q2RDQ3Q' 0Q' 1Q' 2Q' 3＞C＞CRD 图B.6 九、指出图B.7是什么电路？根据给定的ui波形，画出电路输出uo的波形。 +6V87VccDISOUTTHTR04RD3ui /Vui62uo2t 0uot555CO1 图B.7 参： 一、1. 1000000001；010100010011；201。2.高；低。3.悬空；高；低。 4. 2；正向阈值电压；负向电压或。5.Qn1JQnKQn。 二、1.③；2.④；3.②；4.④；5.①。 三、1【解】YACABCBCABCC(AABB)C(ABB)C。 2【解】Y的卡诺图如图【解B3】。YBACAD。 CDAB000111100011×011111110×11×11 图B3 四、【解】①最简逻辑函数式。卡若图如图【解B4.1】。 YABAB。 ②变换为最简与非式。YABABABAB。 ③逻辑图。如图【解B4.2】。 ABC00A011&&Y01××11××10B11& 图【解B4.1】 1 图【解B4.2】 五、【解】YABABABA⊙B波形如图【解B5】。 ABY 图【解B5】 六、【解】①分析设计要求，列真值表。设A0、A1、A2、A3为输入信号，用Y2Y1表示结果。 表【解B6】 A0 0 0 0 0 0 0 0 0 A1 0 0 0 0 1 1 1 1 A2 0 0 1 1 0 0 1 1 A3 0 1 0 1 0 1 0 1 Y2 0 1 0 1 0 1 0 1 Y1 1 0 0 0 1 0 0 0 A0 1 1 1 1 1 1 1 1 A1 0 0 0 0 1 1 1 1 A2 0 0 1 1 0 0 1 1 A3 0 1 0 1 0 1 0 1 Y2 0 1 × × × × × × Y1 1 0 × × × × × ×

②函数表达式。

Y1A0A1A2A3A0A1A2A3A0A1A2A3m0m4m8

Y2A0A1A2A3A0A1A2A3A0A1A2A3A0A1A2A3A0A1A2A3m1m3m5m7m9。

③将Y1,Y2与4线-10线译码输出函数比较。

令A0A,A1B,A2C,A3D，

则有Y1Y0Y4Y8；Y2Y1Y3Y5Y7Y9。 ④连线图。如图【解B6】。

Y1Y2≥1≥1ui /V42uotY0Y1Y2Y3Y4Y5Y6Y7Y8Y9CTt4 线-10 线 译 码 器ABCD 图【解B9】 A0A1A2A3 图【解B6】 七、【解】①逻辑表达式。YAABBABABAB；②真值表略；③同或逻辑。 Q1Q2Q0； 八、【解】①反馈归零函数。RDQ2Q2Q1Q0Q3Q2Q1Q001100101； ②计数器输出状态为SNQ3③计数器状态相应的十进制数。(01100101)8421BCD65； ④六十五进制计数器。N65。

九、【解】波形如【图解9】。

测试题C

一、填空题

1.三态输出门的三个输出状态分别是（ ）、（ ）和（ ）。 YABC2.逻辑函数：的卡诺图中有（ ）个最小项，有（ ）个无关项。

BC03.n个输入端的二进制译码器共有（ ）个最小项输出。

4.根据用途分，存储器分为两大类。一类是（ ）另一类是（ ）。 5.A/D转换器是将（ ）转换为（ ）。 二、单项选择题

在下列各题中，将正确的答案填入括号内。

1．已知逻辑函数YABCCD，Y1的是（ ）。

①A0,BC1；②D1,BC1；③AB1,CD0；④C1,D0。

86个12.111，其结果是（ ）。

①1；②0；③86；④286。

3.若要将10KHz的矩形波信号转换为1KHz的矩形波信号，应采用（ ）。 ①十进制计数器；②二进制计数器；③单稳态触发器；④施密特触发器 4. 用5级触发器可以记忆( )种不同的状态。 ①8；②16；③32；④。

5.如图C.1所示TTL门电路输出与输入之间的逻辑关系错误的是（ ）。 AB ≥1Y1AB&Y21ABC& ≥1Y3悬空D ① Y1AB ② ③ YABCD Y2AB 图C.1

三、化简下列逻辑函数为最简与或式（方法不限）。 1.Y(ABBD)CBDACDAB。 2.Y(A,B,C,D)m(0,1,4,6,9,13)d(2,3,5,7,11,13)。

四、有一组合逻辑电路，其输入A、B、C和输出波形如图C.2所示，试设计一个能实现此要求的逻辑电路。 ABCY 图C.2 五、试用译码器74LS138和适当的门电路实现逻辑函数，要求有完整的求解过程，画出完整的逻辑图。 YABCSTA1,STBSTC1，译码器工作。1。 YABACBC2六、触发器电路如图C.3所示，设各触发器初始状态为0，试画出在CP作用下触发器的Q1和Q2的输出波形。 CPJCPK1J＞C11KQ1CP1JC11KQ2Q1Q2 ① ② 图C.3 ③ 七、分析图C.4所示电路为几进制计数器，设触发器初始状态均为0，要求：（1）写出驱动方程和状态方程；（2）列出状态转换表；（3）分析是几进制计数器。 Q0Q1Q2FF01J＞C11KFF11J＞C11KQ0Q1FF21J＞C11KQ2CPRD 图C.4 八、试用同步十进制计数器74LS162的同步置0功能，组成一个四十二进制计数器。可使用必要门电路，逻辑功能示意图如图C.5所示。 CTTCTPCPCRQ0Q1Q2Q3COCTTCTPCPQ0Q1Q2Q3CO74LS162 (1)LDD0D1D2D374LS162 (2)LDD0D1D2D3CR 图C.5 九、图C.6所示电路，由施密特触发器组成的多谐振荡器，设接通电源时电容两端电压uC0，施密特触发器正向阈值电压为UT、负向阈值电压为UT。试画出输入ui和输出uo波形。 uiUT+RuiuoUT-tuoC 图C.6 t 参： 一、1. 高电平；低电平；高阻。2. 3；2.。3.2n； 4. RAM；ROM。5.模拟量；数字量。 二、1. ②；2. ②；3. ①；4. ②；5. ④。

三、1.【解】Y(ABBD)CBDACDABABCBCDABDBCDABD

ABCBCDABCDABDABCBCDBCDAB

2. 【解】Y的卡诺图如【图解C3.1】YAD。 CD00AB000111101101111××××10×1×11 图【解C3.1 四、【解】①分析设计要求，列真值表。如表【解C4】。 真值表【解C4】 A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 Y 1 0 0 1 0 1 1 0 ABC=1=1Y 图【解C4】 ②逻辑函数。YABCABCABCABC(ABAB)C(ABAB)C(AB)C。 ③逻辑图。如图【解C4】。 五、【解】①逻辑函数最小项表达式。 YABCABCABCABCABCmmmm11247 Y2ABCABCABCABCm3m5m6m7②选择译码器。74LS138输出函数Yimi07i。 Y1&&Y2③将Y1,Y2和74LS138输出函数比较。 令AA0,BA1,CA2，则有 Y0Y1Y2Y3Y4Y5Y6Y7STA1STBSTCYYYYY11247 Y2Y3Y5Y6Y7④画逻辑图。如图【解C5】。 六、【解】①为JK触发器中，J=K=1，为T触发器，Q1n1Q1n（翻转），（CP下降沿到来时有效）。 74LS138A0AA1BA2C 图【解C5】 n1nnn②为JK触发器中，J2Q2n,K2Q2，根据特性方程有Q2J2Q2K2Q2Q2n（翻转）（CP

上升沿到来时有效）。Q1和Q2波形如图【解C6】。 CPQ1Q2 图【解C6】 七、【解】①写方程式。 驱动方程：

nnJ01,K0Q2；J1Q2,K1Q0n；J2Qn1,K2Q1n。 状态方程：

n1nnQ0J0Q0nK0Q0Q0nQ2nQ0Q0nQ2n； n Q1n1J1Q1nK1Q1nQ2nQ1nQ1nQ0； n1nnQ2J2Q2nK2Q2Q2nQ1nQ1nQ2Q1n。

表【解C7】 ②状态转换表。如表【解C7】。

③分析功能。同步五进制值计数器。

CP顺序 0 1 2 3 4 5 Q2 0 Q1 0 Q0 0 0 1 1 1 0 1 1 1 0 0 1 1 0 1 0 八、【解】①写出SN1S421S41的个位和十位的二进制代码。

Q2Q1Q0Q3Q2Q1Q001000001 S41Q3 ②写出反馈归零函数。 Q0 CRQ2 ③画逻辑图。如图【解C8】。

&1CTTCTPQ0Q1Q2Q3COCTTCTPCPQ0Q1Q2Q3CO74LS162 (1)LDD0D1D2D374LS162 (2)LDD01D1D2D3CPCRCR 图【解C8】 九、【解】波形参见教材。

测试题D

一、填空题

1.十进制数236对应的二进制数是（ ），对应的8421BCD码是（ ）。 2.最简与或表达式的标准是（ ）。 3．对十个信号进行编码，则转换成的二进制代码至少应有（ ） 位。

4.在A/D转换中，输入模拟信号中最高频率分量是10KHz，则最低取样频率是（ ）。 5.一个16K×4的存储系统具有（ ）个存储单元，至少需要（ ）条地址线和（ ）条数据线。 二、单选题

1. 函数F(A,B,C)中，符合逻辑相邻的是 （ ）。 ①AB 和AB ； ②ABC 和AB ；③ABC 和ABC ；④ABC 和ABC。 2. 输出端可直接连在一起实现“线与’’逻辑功能的门电路是( )。 ①与非门 ； ②或非门；③三态门 ； ④OC门。

3. 已知R、S是2 个与非门构成的基本RS触发器的输入端，则约束条件为( )。 ①RDSD1 ； ②RDSD0；③RDSD1 ； ④RDSD0。 4. 如图D1所示由555定时器组成的电路是 ( )。

①多谐振荡器 ； ②施密特触发器；③单稳态电路 ； ④双稳态电路。

图【D1】

5. 组合逻辑电路（ ）。

①有记忆功能 ； ②无记忆功能；③ 有时有，有时没有 ；④要根据电路确定。 三、化简下列各式为最简与或式 1.YABBDCEAD；

2.Y(A,B,C,D)m(3,6,8,9,11,12)d(0,1,2,13,14,15)。

四、设计一个4人表决电路。当表决某一提案时，多数人同意，提案通过；如两人同意，其中一人为董事长时，提案通过。用与非门实现。

五、试用8选1数据选择器74LS151和门电路实现逻辑函数Y(A,B,C,D)m(1,3,5,7,9,10,12,14)。

要求有完整的求解过程并画出完整的逻辑电路图。

六、在图D.2所示电路中，设触发器初态为0，试根据CP和X的波形画出Q端波形。

&XCP11JC11KQQCPXQ 图D.2 七、电路如图D2所示，试写出电路输出端表达式。 ABCSTAA274138A1A0STBSTCY0Y1Y2Y3Y4Y5Y6Y7图D3 &Y 八、分析电路图D4所示时序电路，设触发器初始状态为0.试： （1）写出输出方程、驱动方程和状态方程； （2）列出状态转换真值表； （3）分析电路逻辑功能。 （4）画出状态转换图和时序图。 Q0X1CPFF0= 1Q1FF11JC11K&ZCPXQ0Q11JC11K 图D4 九、试用CT74LS161用异步清零法法设计一个10进制计数器。要求写出设计步骤，画出逻辑图。 参： 一、1. 11101100；001000110110。2.与项最少和与项中变量数最少。3. 4 ；4. 20KHz。5. K；14；4。 二、1.③。2. ④。3. ①。4. ③。5. ②。 三、1．【解】YABBDCEADAB(AB)DCEABD(AB)CEABDCE。 2.【解】做出Y的卡诺图如图【解D3】。YABCACBD。 CD00AB000111101101×11110×1××1×1× 图【解D3】 四、【解】①分析设计要求，列出真值表。 设表决的4人为A、B、C、D,A为董事长。同意提案时用1表示，不同意时用0表示。表决结果为Y，提案通过用1表示，否则为0。真值表【解D4】。 表【解D4】 输入 输出 输入 输出 A 0 0 0 0 0 0 0 0

B 0 0 0 0 1 1 1 1

C 0 0 1 1 0 0 1 1

D 0 1 0 1 0 1 0 1

Y 0 0 0 0 0 0 0 1

A 1 1 1 1 1 1 1 1

B 0 0 0 0 1 1 1 1

C 0 0 1 1 0 0 1 1

D 0 1 0 1 0 1 0 1

Y 0 1 1 1 1 1 1 1

②由卡若图得出逻辑函数表达式。卡诺图如图【解D4.1】。YABACADBCD化为与非－与非式：

。

YABACADBCD； ③逻辑图。如图【解D4.2】。 AB&&&CD00AB00Y011110C&01111011111111D& 图【解D4.2】 图【解D4.1】 五、【解】①Y的最小项表达式。 YABCDABCDABCDABCDABCDABCDABCDABCD ②8选1数据选择器74LS151输出函数表达式。 Y(A2A1A0)D0(A2A1A0)D1(A2A1A0)D2(A2A1A0)D3 (A2A1A0)D4(A2A1A0)D5(A2A1A0)D6(A2A1A0)D7 ③比较Y和Y两式中最小项的对应关系 设YY，数据选择器的地址输入为A2A，A1B，A0C MUX数据输入端赋值为D0D1D2D3D4D ；D5D6D7D ④连线图。如图【解D5】 YY'Y'A2A174LS151STA0D0D1D2D3D4D5D6D7D8ABCDCPXQ 1 图【解D5】 图【解D6】 六、【解】JK触发器：JXQn，K1，代入特性方程有：Qn1JQnKQnXQn（CP）。波形如图【解D6】。 七、【解】YY2Y6Y7m2m6m7m2m6m7ABCABCABC。 八、【解】①写方程式。 驱动方程：J0K01；J1K1XQn0

nn1)Q1n Q0n；Q1n1(XQ0状态方程：Q0②状态转换表如表【解D8】。

表【解D8】

X0 CP顺序 0 1 2 3 4 Q1 Q0 X1 CP顺序 0 1 2 3 4 Q1 Q0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 0 0 1 0 1 0 ③2位二进制加/减计数器。

④状态转换图和时序图。如图【解D8】。

111011×× X=0000100X=111CPXQ011100110 状态转换图 Q1 时序图 图【解D8】 九、【解】10进制计数器的状态为（00002～（10012。 ①写出二进制代码SNQ3Q2Q1Q01010； ②写出反馈归零函数 RDQ3Q1。 ③画出逻辑图。10进制计数器如图【解D9】所示。

图【解D9】

更多课程资料请到大学课程网www.0206.cc学习